Содержание

1.        Организация памяти.

2.        Организация систем адресации и команд

3.        Заключение

4.        Список использованной литературы

Организация памяти

Системная память. Обычно под системной понимают лишь оперативную память. На са­мом деле работоспособность всей компьютерной системы зависит от характеристик подсистемы памяти в целом. Подсистема памяти охватывает:

оперативную память как таковую;

кэш-память первого уровня, расположенную в ядре МП;

кэш-память второго уровня (в некоторых конфигурациях она выступает как кэш третьего уровня), размещаемую на СП, на картридже МП или в его ядре;

контроллер памяти;

шины данных и команд, объединяющие все элементы подсистемы в единое целое.

Системная память подразделяется на два типа — с динамической и статической выборкой. В первом случае значение бита информации в ячейке определяется наличием или отсутствием заряда на миниатюрном конденсаторе, управляемом одним—двумя транзисторами. В статичес­кой памяти применены специальные элементы — триггеры, реализован­ные на 4-6 транзисторах. Естественно, что из-за необходимости ожида­ния накопления (стекания) заряда на конденсаторе быстродействие DRAM ниже. Однако благодаря большему числу транзисторов на ячей­ку, память SRAM существенно дороже. Обычно модули DRAМ приме­няют в оперативной и видеопамяти, а модули SRAМ — в качестве быс­трых буферных элементов в процессорах, на СП, в контроллерах дис­ков, CD-RОМ и пр.

Статическая память. Ячейкой в статической памяти является триггер — логический эле­мент с двумя устойчивыми достояниями, в любом из которых он сохра­няется до тех пор, пока подается питание. Время срабатывания триггера составляет в современных микросхемах единицы наносекунд. Однако плотность компоновки ячеек SRAM существенно ниже, чем в микросхе­мах DRAM, а стоимость производства выше, поэтому статическая па­мять применяется лишь в наиболее ответственных компонентах.

В современных системах обычно используется конвейерный режим с пакетным способом передачи данных (Pipelined Burst Cache), организо­ванный на микросхемах статической памяти с синхронным доступом.

Асинхронная динамическая память (DRAM). Асинхронный интерфейс работы динамической памяти предусматри­вает наличие отдельного устройства в контроллере памяти для генера­ции управляющих сигналов. Для операций чтения/записи определяется продолжительность, зависящая от технологии изготовления микросхе­мы, ширины шины данных, наличия буфера и других параметров. Каждый цикл операции чтения и записи ячеек памяти может иметь продолжительность, отличную от других циклов. Никакая последую­щая операция не может начаться до сигнала об окончании предыдущей. Для генерации необходимых импульсов контроллер асинхронной памя­ти имеет делитель, вырабатывающий сигналы необходимой частоты для каждой операции внутри цикла.

Синхронная динамическая память (SDRAM). В этом случае все команды и обмен данными по шине памяти прохо­дят синхронно с тактовыми импульсами системной шины, поэтому все циклы одной операции имеют одинаковую продолжительность.

Ячейки в динамической памяти образуют матрицу, состоящую из строк и столбцов. ............